



Docket No. 8733.561.00				
<b>IN THE UNITED STATES PATENT AND TRADEMARK OFFICE</b>				
IN RE APPLICATION OF: <b>Hong Suk YOO et al.</b>		GAU:	TBA	
SERIAL NO:	<b>TBA</b>	EXAMINER:	TBA	
FILED:	<b>December 27, 2001</b>			
FOR:	<b>LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME</b>			
<b>REQUEST FOR PRIORITY</b>				
COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231				
SIR:				
<input type="checkbox"/> Full benefit of the filing date of U.S. Application Serial Number [US App No], filed [US App Dt], is claimed pursuant to the provisions of <b>35 U.S.C. §120</b> .				
<input type="checkbox"/> Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of <b>35 U.S.C. §119(e)</b> .				
<input checked="" type="checkbox"/> Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of <b>35 U.S.C. §119</b> , as noted below.				
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:				
<u><b>COUNTRY</b></u>	<u><b>APPLICATION NUMBER</b></u>	<u><b>MONTH/DAY/YEAR</b></u>		
<b>KOREA</b>	<b>2000-84092</b>	<b>December 28, 2000</b>		
Certified copies of the corresponding Convention Application(s)				
<input checked="" type="checkbox"/>	are submitted herewith			
<input type="checkbox"/>	will be submitted prior to payment of the Final Fee			
<input type="checkbox"/>	were filed in prior application Serial No. filed			
<input type="checkbox"/>	were submitted to the International Bureau in PCT Application Number. Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.			
<input type="checkbox"/>	(A) Application Serial No.(s) were filed in prior application Serial No. filed ; and			
<input type="checkbox"/>	(B) Application Serial No.(s)			
<input type="checkbox"/>	are submitted herewith			
<input type="checkbox"/>	will be submitted prior to payment of the Final Fee			
Date: <u>December 27, 2001</u>		Respectfully Submitted,		
		LONG ALDRIDGE & NORMAN LLP		
Sixth Floor 701 Pennsylvania Avenue, N.W. Washington, D.C. 20004 Tel. (202) 624-1200 Fax. (202) 624-1298		Rebecca A. Goldman 		
		Registration No.	41,786	

JCS55 U.S. PTO  
10/026477  
12/27/01

대한민국 특허청  
KOREAN INTELLECTUAL  
PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto  
is a true copy from the records of the Korean Intellectual  
Property Office.

출원번호 :  
Application Number

특허출원 2000년 제 84092 호  
PATENT-2000-0084092

출원년월일 :  
Date of Application

2000년 12월 28일  
DEC 28, 2000

출원인 :  
Applicant(s)


엘지.필립스 엘시디 주식회사  
LG.PHILIPS LCD CO., LTD.



2001      07      30  
년      월      일

특      허      청

COMMISSIONER



【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0025
【제출일자】	2000.12.28
【국제특허분류】	G02F
【발명의 명칭】	액정표시장치 및 그 제조방법
【발명의 영문명칭】	Liquid crystal display device and method for manufacturing the same
【출원인】	
【명칭】	엘지 . 필립스 엘시디 주식회사
【출원인코드】	1-1998-101865-5
【대리인】	
【성명】	김용인
【대리인코드】	9-1998-000022-1
【포괄위임등록번호】	1999-054732-1
【대리인】	
【성명】	심창섭
【대리인코드】	9-1998-000279-9
【포괄위임등록번호】	1999-054731-4
【발명자】	
【성명의 국문표기】	김우현
【성명의 영문표기】	KIM,Woo Hyun
【주민등록번호】	701216-1574634
【우편번호】	120-140
【주소】	서울특별시 서대문구 신촌동 1-18 202호
【국적】	KR
【발명자】	
【성명의 국문표기】	유홍석
【성명의 영문표기】	Y00,Hong Suk
【주민등록번호】	680226-1535510
【우편번호】	435-050
【주소】	경기도 군포시 금정동 876번지 율곡아파트 348-1002
【국적】	KR

## 【심사청구】

청구

## 【취지】

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인

김용인 (인) 대리인

심창섭 (인)

## 【수수료】

## 【기본출원료】

20 면 29,000 원

## 【가산출원료】

6 면 6,000 원

## 【우선권주장료】

0 건 0 원

## 【심사청구료】

12 항 493,000 원

## 【합계】

528,000 원

## 【첨부서류】

1. 요약서·명세서(도면)\_1통

## 【요약서】

## 【요약】

본 발명은 면적 대비 고용량의 스토리지 커패시터를 형성하는 것에 의해 게이트배선의 폭을 감소시키고, 그로 인한 개구율 향상을 통해 고화질을 구현할 수 있는 액정표시장치에 관한 것으로, 본 발명의 액정표시장치는 제 1 영역과 제 2 영역으로 정의된 제 1 기판과, 상기 제 1 기판 상의 각 영역에 형성된 스토리지 커패시터용 전극 및 게이트 전극과, 상기 제 1 영역이 상기 제 2 영역에 비해 더 작은 두께를 갖고 상기 제 1 기판 상의 전면에 형성된 게이트 절연층과, 상기 제 2 영역의 상기 게이트 절연층 상에 적층된 반도체층 및 소스/드레인 전극 그리고 상기 제 1 영역의 상기 게이트 절연층 상에 형성된 도전층과, 상기 드레인 전극 및 상기 도전층과 전기적으로 연결된 화소전극과, 상기 제 1 기판과 대향하는 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성된다.

## 【대표도】

도 4

## 【색인어】

스토리지 커패시터, 고개구율

## 【명세서】

## 【발명의 명칭】

액정표시장치 및 그 제조방법{Liquid crystal display device and method for manufacturing the same}

## 【도면의 간단한 설명】

도 1은 종래 기술에 따른 액정표시장치의 평면도

도 2는 도 1의 I-I'선에 따른 단면도

도 3은 본 발명에 따른 액정표시장치의 평면도

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 단면도

도 5a 내지 5d는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정도

도 6은 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도

도 7a 내지 7d는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 공정도

도면의 주요부분에 대한 부호의 설명

41 : 제 1 기판

41a : 제 2 기판

43 : 액정층

51, 51a : 게이트배선

52 : 제 1 절연층

54 : 제 2 절연층

53 : 데이터배선

55 : 박막트랜지스터

55a : 게이트 전극

55b : 소스 전극

55c : 드레인 전극	56 : 반도체층
56a : 오믹콘택층	57 : 화소전극
58 : 도전층	59 : 스토리지 커패시터
59a : 스토리지 커패시터용 전극	60 : 보호막
61 : 칼라필터 패턴	63 : 블랙매트릭스
65 : 공통전극	71 : 절연층

#### 【발명의 상세한 설명】

#### 【발명의 목적】

#### 【발명이 속하는 기술분야 및 그 분야의 종래기술】

<20> 본 발명은 디스플레이 장치에 관한 것으로 특히, 액정의 전기광학적 특성을 이용하여 화상을 디스플레이 하는 액정표시장치 및 그 제조방법에 관한 것이다.

<21> 정보통신분야의 급속한 발전으로 말미암아 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보디스플레이 장치 중 CRT(cathod ray tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다. 하지만 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판디스플레이(flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.

<22> 현재 생산 혹은 개발된 평판디스플레이는 액정디스플레이(liquid crystal

display : LCD), 전계발광 디스플레이(electro luminescent display : ELD), 전계방출 디스플레이(field emission display : FED), 플라즈마 디스플레이(plasma display panel : PDP) 등이 있다. 이상적인 평판디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(cost) 및 천연색 디스플레이 특성 등이 요구된다.

<23> 그 중에서 액정 디스플레이는 경박, 탄소화의 장점을 갖고 있으며, 최근에는 평판 디스플레이 장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 점차 증가하고 있는 추세에 있다.

<24> 이와 같은 액정표시장치는 패널 내부에 주입된 액정의 전기 광학적 성질을 이용하는 것으로, PDP(Plasma Display Panel), FED(Field Emission Display) 등과는 달리, 자체 발광을 하지 못하는 비발광성이기 때문에 LCD 패널에 표시된 화상을 보기 위해서는 화상 표시면을 균일하게 조사하는 별도의 광원인 백라이트(Back Light)가 필요하다.

<25> 이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치 및 그 제조방법을 설명하기로 한다.

<26> 도 1은 종래 기술에 따른 액정표시장치의 평면도로써, 일방향으로 게이트배선(11)이 형성되고, 게이트배선(11)과 교차하는 방향으로 데이터배선(13)이 형성된다. 상기 게이트배선(11)과 데이터배선(13)과의 교차부위에는 박막트랜지스터(Thin Film Transistor)(15) 및 화소전극(17)이 형성되며, 상기 박막트랜지스터(15)는 게이트배선(11)의 일부를 게이트 전극(15a)으로 사용하고, 데이터배선(13)의 일부를 소오스전극(15b) 및 드레인전극(15c)으로 사용한다. 그리고 화소전극(17)은 콘택홀을 통해 드레인전극(15c)과 연결된다. 한편, 액정에 인가된 신호 전압을 유지시키기 위한 스토리지 커패시터(19)도 형성된다.



패시터(19)는 게이트절연막(도시되지 않음)을 사이에 두고 화소전극(17)을 이웃하는 게이트배선(11a)의 일부와 오버랩(overlap)시킴으로써 형성된다.

<27> 이와 같은 종래 액정표시장치를 도 2에 도시된 단면도를 참조하여 보다 상세하게 설명하면 다음과 같다.

<28> 도 2는 종래 기술에 따른 액정표시장치의 단면도로써, 도 1의 I-I'선에 따른 단면이다.

<29> 도 2에 도시된 바와 같이, 제 1 기판(1) 상에 Al, Cr, Mo, Al합금 등을 스퍼터링(Sputtering)법으로 형성한 후, 포토리소그래피(Photolithography) 공정을 이용하여 게이트배선 및 박막트랜지스터의 게이트 전극(15a)과 스토리지 커패시터용 전극(19a)을 일정 간격을 두고 형성한다. 이후, 상기 스토리지 커패시터용 전극(19a)을 포함한 제 1 기판(1) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 실리콘산화물( $\text{SiO}_x$ ) 또는 실리콘질화물( $\text{SiN}_x$ ) 등으로 이루어지는 게이트 절연막(21)을 형성하고, 상기 게이트 전극(15a) 상부에 상응하는 게이트 절연막(21) 상에 박막트랜지스터의 채널층으로 사용되는 반도체층(23) 및 오믹콘택층(23a)을 적층한다.

<30> 이어서, 상기 반도체층(23) 및 오믹콘택층(23a)을 포함한 게이트 절연막(21) 상에 스퍼터링법으로 Al, Cr, Mo, Al합금 등을 형성한 후, 패터닝하여 데이터배선 및 소스/드레인 전극(15b/15c), 그리고 상기 스토리지 커패시터용 전극(19a)의 상부에 상응하는 게이트 절연막(21) 상에 금속층(25)을 형성한다.

<31> 이후, 상기 소스/드레인 전극(15b, 15c) 및 금속층(25)을 포함한 전면에 보호막(27)을 형성한 후, 드레인 전극(15c) 및 금속층(25)의 표면이 노출되도록 콘택홀을 형성하고



, 상기 콘택홀을 통해 드레인 전극(15c) 및 금속층(25)과 전기적으로 연결되는 화소전극(17)을 형성하면 소위 말하는 TFT기판의 제조공정이 완료된다.

<32> 한편, 상기 TFT기판과 대향되는 칼라필터 기판은 다음과 같은 공정으로 형성된다.

<33> 칼라필터 기판은 색상을 표현하는 적(R), 녹(G), 청(B)의 칼라필터 패턴(29)과, 각 칼라필터 패턴(29) 사이의 구분 및 광차단 역할을 수행하는 블랙매트릭스(31), 그리고 액정에 전압을 인가하기 위한 공통전극(33)으로 구성된다.

<34> 블랙매트릭스(31)는 일반적으로 칼라필터 패턴(29) 사이에 위치하며 화소전극(17)이 형성되지 않은 부분과 화소전극(17) 주변부에 형성되는 리버스 틸트드 도메인(Reverse Tilted Domain)을 차폐시킬 목적으로 형성한다.

<35> 또한, 박막트랜지스터(15)로의 직접적인 광 조사를 차단하여 박막트랜지스터의 누설전류가 증가하는 것을 방지할 목적으로 형성한다.

<36> 블랙매트릭스(31)의 재질은 크롬(Cr) 등의 금속 박막이나 카본(Carbon) 계통의 유기 재료가 주로 사용되며, 저반사화를 목적으로 Cr/CrO<sub>x</sub>의 이층막 구조를 적용하기도 한다.

<37> 상기과 같은 블랙매트릭스(31)를 형성한 후, 색상을 구현하기 위해 포토공정을 이용하여 칼라필터 패턴(29)을 형성하는데, 통상적으로 R, G, B의 칼라필터 패턴(29)은 하나의 마스크를 쉬프트(Shift)시켜 가면서 형성한다.

<38> 이후, 상기 TFT기판에 형성된 화소전극(17)과 함께 액정을 동작시키기 위한 공통전극(33)을 형성하는데, 상기 공통전극(33)은 투과성과 도전성이 좋으며 화학적, 열적 안정성이 우수한 투명전극 재료인 ITO(Indium Tin Oxide)를 스퍼터링법으로 형성한다.

<39> 한편, 도면에는 도시되지 않았지만, 공통 전극(33) 형성전에 칼라필터 패턴(29)의 보호와 평탄화를 위하여 아크릴(Acryl)계나 폴리이미드(Polyimide)계 레진(Resin)으로 평탄화막(Over coat)을 형성할 수도 있다.

<40> 이와 같이, TFT기판과 칼라필터 기판을 제작한 후, 두 기판을 봉입한 후, 그 사이에 액정층(100)을 형성하면 종래 기술에 따른 액정표시장치가 완성된다.

【발명이 이루고자 하는 기술적 과제】

<41> 그러나 상기와 같은 종래 액정표시장치는 다음과 같은 문제점이 있었다.

<42> 스토리지 커패시터는 이웃하는 게이트배선과 화소전극간의 오버랩에 의해 형성되는데, 종래 기술의 경우, 화소전극과 게이트배선간의 오버랩 면적이 커서 개구율의 감소를 초래한다.

<43> 개구율의 감소를 방지하기 위해 게이트배선의 폭을 감소시키는 방법이 있으나, 게이트배선의 폭을 감소시킬 경우에는 원하는 커패시턴스를 얻을 수 없기 때문에, 게이트배선의 폭을 감소시키는데에는 한계가 있었다.

<44> 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 면적 대비 고용량의 스토리지 커패시터를 형성하는 것에 의해 게이트배선의 폭을 감소시키고, 그로 인한 개구율 향상을 통해 고화질을 구현할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.

【발명의 구성 및 작용】

<45> 상기의 목적을 달성하기 위한 본 발명의 액정표시장치는 제 1 영역과 제 2 영역으로 정의된 제 1 기판과, 상기 제 1 기판 상의 각 영역에 형성된 스토리지 커패시터용 전

극 및 게이트 전극과, 상기 제 1 영역이 상기 제 2 영역에 비해 더 작은 두께를 갖고 상기 제 1 기판 상의 전면에서 형성된 게이트 절연층과, 상기 제 2 영역의 상기 게이트 절연층 상에 적층된 반도체층 및 소스/드레인 전극 그리고 상기 제 1 영역의 상기 게이트 절연층 상에 형성된 도전층과, 상기 드레인 전극 및 상기 도전층과 전기적으로 연결된 화소전극과, 상기 제 1 기판과 대향하는 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성되고, 본 발명의 액정표시장치 제조방법은 제 1 영역과 제 2 영역으로 정의된 제 1 기판을 준비하는 단계와, 상기 제 1 기판 상의 제 1 영역에는 스토리지 커패시터용 전극을, 제 2 영역에는 게이트 전극을 형성하는 단계와, 상기 제 1 영역이 상기 제 2 영역에 비해 더 작은 두께를 갖도록 상기 제 1 기판 상의 전면에서 게이트 절연층을 형성하는 단계와, 상기 제 2 영역의 상기 게이트 절연층 상에 반도체층 및 소스/드레인 전극을 순차적으로 형성하고, 상기 제 1 영역의 상기 게이트 절연층 상에 도전층을 형성하는 단계와, 상기 드레인 전극 및 상기 도전층과 전기적으로 연결되는 화소전극을 형성하는 단계와, 상기 제 1 기판과 대향하는 제 2 기판과의 사이에 액정층을 형성하는 단계를 포함하여 이루어진다.

<46> 이와 같은 본 발명의 액정표시장치는 적은 면적으로 대용량의 스토리지 커패시터 (Storage Capacitor)를 형성함으로써, 게이트배선의 폭을 종래에 비해 감소시킬 수 있고, 상기 게이트배선의 폭이 감소되는 만큼 개구율을 향상시킴으로써 고화질의 액정표시장치를 얻을 수 있다.

<47> 이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치 및 그 제조방법을 설명하기로 한다.

<48> 도 3은 본 발명에 따른 액정표시장치의 평면도이다.

<49> 먼저, 도 3에 도시한 바와 같이, 본 발명의 액정표시장치는 서로 교차 배치되어 화소영역을 정의하는 게이트배선(51) 및 데이터배선(53)과, 상기 게이트배선(51)과 데이터배선(53)의 교차 영역에 형성되는 박막트랜지스터(TFT)(55)와, 상기 화소영역에 형성된 화소전극(57), 그리고 상기 화소전극(57)과 이웃하는 게이트배선(51a)간의 오버랩에 의해 형성되는 스토리지 커패시터(59)를 포함하여 구성된다.

<50> 여기서, 상기 스토리지 커패시터(59)를 구성하는 이웃하는 게이트배선(51a)과 화소전극(57) 중 상기 게이트배선(51a)은 도 1에 도시된 종래 기술과 비교하여 그 폭이 감소됨을 알 수 있는데, 본 발명에서는 상기 감소된 폭 만큼의 개구율을 향상시킬 수가 있다.

<51> 종래 기술에서 더 이상 감소시킬 수 없었던 게이트 배선의 폭을 본 발명에서 감소시킬 수 있는 이유는 스토리지 커패시터를 면적 대비 고용량으로 구성하였기 때문이다.

<52> 즉, 종래에는 스토리지 커패시터의 용량을 확보하기 위해 게이트배선의 폭을 감소시키는데 한계가 있었으나, 본 발명에서는 스토리지 커패시터용 전극(59)과 도전층 사이에 존재하는 게이트 절연층의 두께를 감소시킴으로써 고용량의 스토리지 커패시터를 구현할 수 있다.

<53> 이하에서 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

<54> 도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 단면도로써, 도 3의 I-I'선에 따른 단면이다.

<55> 참고로, 도 4는 크게 스토리지 커패시터 영역(이하, '제 1 영역'이라 약칭함)과, 박막트랜지스터 영역(이하, '제 2 영역'이라 약칭함)으로 구분하여 간략하게 도시한 것으로

로, 도면에 도시된 바와 같이, 제 1 기판(41)과 제 2 기판(41a) 그리고 두 기판 사이에 형성된 액정층(43)을 포함하여 구성되며, 상기 제 1 기판(41)의 제 1 영역(A)에는 스토리지 커패시터(59)가 형성되고, 상기 제 2 영역(B)에는 박막트랜지스터(55)가 형성된다.

<56> 이를 보다 상세하게 설명하면 다음과 같다.

<57> 즉, 제 1 기판(41) 상에는 박막트랜지스터용 게이트 전극(55a)과, 상기 게이트 전극(55a)과 소정 간격을 두고 스토리지 커패시터용 전극(59a)이 형성된다.

<58> 상기 스토리지 커패시터용 전극(59a)의 상부를 제외한 상기 제 1 기판(41) 전면에는 제 1 절연층(52)이 형성되고, 상기 제 1 절연층(52) 및 상기 스토리지 커패시터용 전극(59a)의 상부에는 제 2 절연층(54)이 형성된다.

<59> 이때, 상기 제 2 절연층(54)은 대략 100 Å~4000 Å 정도의 두께를 갖는다.

<60> 상기 제 2 영역(B)의 상기 제 2 절연층(54)의 상부에는 박막트랜지스터의 채널로 사용되는 반도체층(56)이 형성되고, 상기 반도체층(56)의 상부에는 서로 대향하는 소스 전극(55b)과 드레인 전극(55c)이 형성된다. 그리고 상기 제 1 영역(A)의 상기 제 2 절연층(54)의 상부에는 상기 소스/드레인 전극(55b/55c)과 동일한 물질의 도전층(58)이 형성된다. 이때, 상기 소스 및 드레인 전극(55b/55c)과 반도체층(56)과의 계면에는 접촉저항을 개선시키기 위한 오믹콘택층(56a)이 더 구성된다.

<61> 상기 도전층(58) 및 소스/드레인 전극(55b/55c)을 포함한 전면에는 상기 드레인 전극(55c)과 도전층(58)의 상부가 노출되도록 콘택홀을 갖는 보호막(60)이 형성되고, 상기 콘택홀을 통해 드레인 전극(55c) 및 도전층(58)과 전기적으로 연결되는 화소전극(57)이 형성된다.

<62>       상기 제 1 기판(41)과 대향하는 제 2 기판(41a)은 복수개의 R, G, B 칼라필터 패턴(61)들이 형성되며, 상기 각 칼라필터 패턴(61) 사이사이에는 상기 제 1 기판(41)에 형성된 화소전극(57)을 제외한 부분으로 빛의 투과를 방지하기 위한 차광막인 블랙매트릭스(63)가 형성된다.

<63>       그리고 상기 블랙매트릭스(63) 및 칼라필터 패턴(61)을 포함한 전면에는 액정층(43)에 전압을 인가하기 위한 공통전극(65)이 형성되며, 상기 공통전극(65)을 형성하기 이전에 칼라필터 패턴(61) 보호 및 평탄화를 위한 오버코트층(도시하지 않음)을 형성할 수 있다.

<64>       이와 같은 본 발명의 제 1 실시예에 따르면, 박막트랜지스터가 형성되는 제 2 영역(B)에는 제 1 절연층(52)과 제 2 절연층(54)이 적층되고, 상기 스토리지 커패시터가 형성되는 제 1 영역(A)에는 제 2 절연층(54)만이 형성되므로 면적 대비 고용량의 스토리지 커패시터(59)를 구현할 수 있다.

<65>       이와 같은 본 발명의 제 1 실시예에 따른 액정표시장치 제조방법을 도 5a 내지 5d를 참조하여 설명하면 다음과 같다.

<66>       도 5a에 도시한 바와 같이, 제 1 기판(41) 상에 Al, Cr, Cu, Mo, Al합금 등의 비저항이 낮은 금속을 스퍼터링법으로 형성한 후, 포토리소그래피 공정 등을 이용한 패터닝 공정으로 게이트 배선(도시되지 않음) 및 게이트 전극(55a), 그리고 상기 게이트 전극(55a)과 소정 거리를 두고 스토리지 커패시터용 전극(59a)을 형성한다.

<67>       이어, 도 5b에 도시한 바와 같이, 상기 스토리지 커패시터용 전극(59a)을 포함한 제 1 기판(41) 전면에서 제 1 절연층(52)을 형성한 후, 상기 스토리지 커패시터용 전극



(59a)의 상부에 존재하는 제 1 절연층(52)을 제거한다.

<68> 다시 말해서, 상기 제 1 절연층(52) 상에 포토레지스트와 같은 감광성 물질을 도포한 후, 노광 및 현상 공정으로 상기 스토리지 커패시터용 전극(59a) 상의 제 1 절연층(52)이 노출되도록 패터닝한 다음, 상기 패터닝된 감광성 물질을 마스크로 이용한 식각 공정으로 상기 제 1 절연층(52)을 식각하여 상기 스토리지 커패시터용 전극(59)의 상부면을 노출시킨다.

<69> 이후, 도 5c에 도시한 바와 같이, 상기 노출된 스토리지 커패시터용 전극(59a)을 포함한 제 1 절연층(52) 상에 두께가 대략  $100\text{Å} \sim 4000\text{Å}$  범위의 제 2 절연층(54)을 형성한다.

<70> 따라서, 상기 박막트랜지스터가 형성되는 제 2 영역(B)의 게이트 절연층은 제 1 절연층(52)과 제 2 절연층(54)의 이중막으로 이루어지고, 상기 스토리지 커패시터가 형성되는 제 1 영역(A)의 게이트 절연층은 제 2 절연층(54)의 단일막으로 이루어지므로, 전체적으로 볼 때, 박막트랜지스터의 게이트 절연층으로서의 충분한 두께를 확보함과 동시에 스토리지 커패시터를 고용량으로 설계할 수가 있다.

<71> 이어서, 도 5d에 도시한 바와 같이, 상기 제 2 영역(B)의 제 2 절연층(54) 상에 반도체층(56) 및 오믹콘택층(56a) 그리고 소스/드레인 전극(55b/55c)을 형성하고, 상기 제 1 영역(A)의 제 2 절연층(54) 상에는 상기 소스/드레인 전극(55b/55c)과 동일물질로 도전층(58)을 형성한다.

<72> 이후, 상기 도전층(58)을 포함한 전면에 보호막(60)을 형성한 후, 사진 식각 공정을 이용하여 상기 드레인 전극(55c)과 도전층(58)이 노출되도록 콘택홀을 형성하고, 상



기 콘택홀을 통해 드레인 전극(55c) 및 도전층(58)과 전기적으로 연결되는 화소전극(57)을 형성한다.

<73> 이어, 상기 제 1 기판(41)과 대향하는 제 2 기판(41a)과의 사이에 액정층을 형성하면 본 발명의 제 1 실시예에 따른 액정표시장치 제조공정이 완료된다.

<74> 참고적으로 제 2 기판(41a)은 색상을 표현하는 적(R), 녹(G), 청(B)의 칼라필터 패턴(61)과, 각 칼라필터 패턴(61) 사이의 구분 및 광차단 역할을 수행하는 블랙매트릭스(63), 그리고 액정에 전압을 인가하기 위한 공통전극(65)이 형성된다.

<75> 블랙매트릭스(63)는 일반적으로 칼라필터 패턴(61) 사이에 위치하며 화소전극(57)이 형성되지 않은 부분과 화소전극(57) 주변부에 형성되는 리버스 틸트드 도메인(Reverse Tilted Domain)을 차폐시킬 목적으로 형성한다.

<76> 또한, 박막트랜지스터로의 직접적인 광 조사를 차단하여 박막트랜지스터의 누설전류가 증가하는 것을 방지할 목적으로 형성한다.

<77> 블랙매트릭스의 재질은 크롬(Cr) 등의 금속 박막이나 카본(Carbon) 계통의 유기 재료가 주로 사용되며, 저반사화를 목적으로 크롬과 산화크롬막이 적층된 이중막 구조 또는 크롬과 산화크롬막 사이에 또다른 산화크롬막이 개재되는 3중막을 적용할 수도 있다.

<78> 상기과 같은 블랙매트릭스(63)를 형성한 후, 색상을 구현하기 위해 포토공정을 이용하여 칼라필터 패턴(61)을 형성하는데, 통상적으로 R, G, B의 칼라필터 패턴(61)은 하나의 마스크를 쉬프트(Shift)시켜 가면서 형성한다.

<79> 이후, 상기 TFT기판에 형성된 화소전극(57)과 함께 액정을 동작시키기 위한 공통전극(65)을 형성하는데, 상기 공통전극(65)은 투과성과 도전성이 좋으며 화학적, 열적

안정성이 우수한 투명전극 재료인 ITO(Indium Tin Oxide)를 스퍼터링법으로 형성한다.

<80> 한편, 도면에는 도시되지 않았지만, 공통 전극(65) 형성전에 칼라필터 패턴(61)의 보호와 평탄화를 위하여 아크릴(Acryl)계나 폴리이미드(Polyimide)계 레진(Resin)으로 평탄화막(Over coat)를 형성할 수도 있다.

<81> 한편, 도 6은 본 발명의 제 2 실시예에 따른 액정표시장치의 구조단면도로서, 도면에 도시한 바와 같이, 제 1 기판(41)과 제 2 기판(41a) 그리고 두 기판 사이에 형성된 액정층(43)을 포함하여 구성되며, 상기 제 1 기판(41)의 제 1 영역(A)에는 스토리지 커패시터(59)가 형성되고, 상기 제 2 영역(B)에는 박막트랜지스터(55)가 형성된다.

<82> 즉, 제 1 기판(41) 상에는 박막트랜지스터용 게이트 전극(55a)과, 상기 게이트 전극(55a)과 소정 간격을 두고 스토리지 커패시터용 전극(59a)이 형성된다.

<83> 상기 스토리지 커패시터용 전극(59a)을 포함한 전면에는 절연층(71)이 형성되는데, 상기 절연층(71)은 상기 스토리지 커패시터용 전극(59a)이 형성된 부위가 상기 게이트 전극(55a)이 형성된 부위보다 더 작은 두께를 갖는다.

<84> 이는 상기 스토리지 커패시터용 전극(59a) 상부의 절연층(71)을 소정 깊이로 식각하는 것에 의해 구현할 수 있으며, 상기 스토리지 커패시터용 전극(59a) 상부에 잔존하는 절연층(71)의 두께는 4000Å 이하가 되도록 식각 속도를 조절한다.

<85> 상기 제 2 영역(B)의 상기 절연층(71)의 상부에는 박막트랜지스터의 채널로 사용되는 반도체층(56)이 형성되고, 상기 반도체층(56)의 상부에는 서로 대향하는 소스 전극(55b)과 드레인 전극(55c)이 형성된다. 그리고 상기 제 1 영역(A)의 상기 절연층(71)의 상부에는 상기 소스/드레인 전극(55b/55c)과 동일한 물질의 도전층(58)이 형성된다. 이

때, 상기 소스 및 드레인 전극(55b, 55c)과 반도체층(56)과의 계면에는 접촉저항을 개선시키기 위한 오믹콘택층(56a)이 더 구성된다.

<86>       상기 도전층(58) 및 소스/드레인 전극(55b/55c)을 포함한 전면에는 상기 드레인 전극(55c)과 도전층(58)의 상부가 노출되도록 콘택홀을 갖는 보호막(60)이 형성되고, 상기 콘택홀을 통해 드레인 전극(55c) 및 도전층(58)과 전기적으로 연결되는 화소전극(57)이 형성된다.

<87>       이와 같은 본 발명의 제 2 실시예에 따른 액정표시장치 제조방법을 도 7a 내지 7d를 참조하여 설명하면 다음과 같다.

<88>       먼저, 본 발명의 제 2 실시예는 스토리지 영역의 게이트 절연층이 박막트랜지스터 영역의 게이트 절연층에 비해 더 작은 두께를 갖도록 하여 고개구율을 구현하는 액정표시장치를 실현하기 위한 다른 제조방법을 제안한다.

<89>       즉, 도 7a에 도시한 바와 같이, 제 1 기판(41) 상에 Al, Cr, Cu, Mo, Al합금 등의 비저항이 낮은 금속을 스퍼터링법으로 형성한 후, 포토리소그래피 공정 등을 이용한 패터닝 공정으로 게이트 배선(도시되지 않음) 및 게이트 전극(55a), 그리고 상기 게이트 전극(55a)과 소정 거리를 두고 스토리지 커패시터용 전극(59a)을 형성한다.

<90>       이후, 상기 스토리지 커패시터용 전극(59a)을 포함한 제 1 기판(41) 전면에서 절연층(71)을 형성한 후, 도 7b에 도시한 바와 같이, 사진 식각 공정을 이용하여 상기 스토리지 커패시터용 전극(59a) 상부의 절연층(71)을 소정깊이로 식각한다.

<91>       이때, 상기 스토리지 커패시터용 전극(59a) 상부의 절연층(71)의 잔존 두께는 4000 Å 이하가 되도록 식각 속도를 조절한다.

<92> 이어서, 도 7c에 도시한 바와 같이, 상기 게이트 전극(55a) 상부의 상기 절연층(71) 상에 반도체층(56)을 형성하고, 상기 반도체층(56)의 상부에 서로 대향하는 소스 전극(55b)과 드레인 전극(55c)을 형성한다. 이때, 상기 스토리지 커패시터용 전극(59a) 상부의 절연층(71) 상에도 상기 소스/드레인 전극(55b/55c)과 동일 물질로 도전층(58)을 형성한다.

<93> 이후, 도 7d에 도시한 바와 같이, 상기 도전층(58)을 포함한 전면에 보호막(60)을 형성하고, 상기 드레인 전극(55c)과 도전층(58)이 노출되도록 상기 보호막(60)의 일부를 제거하여 콘택홀을 형성한 후, 상기 콘택홀을 통해 드레인 전극(55c) 및 도전층(58)과 연결되는 화소전극(57)을 형성하여 TFT기판을 완료한다.

<94> 마지막으로, 도면에는 도시되지 않았지만, 상기 TFT기판인 제 1 기판(41)과 대향되는 칼라필터 기판인 제 2 기판(41a)과의 사이에 액정층(43)을 형성하면 본 발명의 제 2 실시예에 따른 액정표시장치 제조공정이 완료된다.

#### 【발명의 효과】

<95> 이상 상술한 바와 같이, 본 발명의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.

<96> 스토리지 커패시터를 면적 대비 고용량으로 형성함에 따라 용량 확보를 위해 더 이상 감소시킬 수 없었던 게이트배선의 폭을 감소시키는 것에 의해 개구율을 향상시킬 수 있고, 그로 인하여 고화질의 액정표시장치를 제공할 수 있다.

**【특허청구범위】****【청구항 1】**

제 1 영역과 제 2 영역으로 정의된 제 1 기판;

상기 제 1, 제 2 영역에 각각 형성된 스토리지 커패시터용 전극 및 게이트전극;

상기 제 1 기판 상에 형성되며 상기 제 1 영역이 제 2 영역에 비해 작은 두께를 갖는 게이트 절연층;

상기 제 2 영역의 상기 게이트 절연층 상에 적층된 반도체층 및 소스/드레인 전극 그리고 상기 제 1 영역의 상기 게이트 절연층 상에 형성된 도전층;

상기 드레인 전극 및 상기 도전층과 전기적으로 연결된 화소전극;

상기 제 1 기판과 대향하는 제 2 기판;

상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.

**【청구항 2】**

제 1 항에 있어서, 상기 제 1 영역의 게이트 절연층은 단층막이고, 상기 제 2 영역의 게이트 절연층은 이층막으로 구성되는 것을 특징으로 하는 액정표시장치.

**【청구항 3】**

제 2 항에 있어서, 상기 제 1 영역의 게이트 절연층은 100Å~4000Å 범위의 두께를 갖는 것을 특징으로 하는 액정표시장치.

**【청구항 4】**

제 1 항에 있어서, 상기 제 1 영역은 스토리지 커패시터 영역이고, 상기 제 2 영역은 박막트랜지스터 영역인 것을 특징으로 하는 액정표시장치.

**【청구항 5】**

제 1 항에 있어서, 상기 제 2 기판은,  
색상을 표현하기 위한 복수개의 칼라필터 패턴들과,  
상기 각 칼라필터 패턴 사이의 구분 및 광차단 역할을 수행하는 블랙매트릭스와,  
상기 액정에 전압을 인가하기 위한 공통전극이 더 구비되는 것을 특징으로 하는 액정표시장치.

**【청구항 6】**

제 1 영역과 제 2 영역으로 정의된 제 1 기판을 준비하는 단계;  
상기 제 1 기판 상의 제 1 영역에 스토리지 커패시터용 전극을 형성하고, 상기 제 2 영역에 게이트 전극을 형성하는 단계;  
상기 제 1 영역이 상기 제 2 영역에 비해 더 작은 두께를 갖도록 상기 제 1 기판 상의 전면에 게이트 절연층을 형성하는 단계;  
상기 제 2 영역의 상기 게이트 절연층 상에 반도체층 및 소스/드레인 전극을 순차적으로 형성하고, 상기 제 1 영역의 상기 게이트 절연층 상에 도전층을 형성하는 단계;  
상기 드레인 전극 및 상기 도전층과 전기적으로 연결되는 화소전극을 형성하는 단계;

상기 제 1 기판과 대향하는 제 2 기판과의 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.

**【청구항 7】**

제 6 항에 있어서, 상기 게이트전극 및 스토리지 커패시터의 제 1 전극 형성시 게이트배선을 동시에 형성하고, 상기 소스/드레인 전극 형성시 데이터배선을 동시에 형성하는 것을 특징으로 하는 액정표시장치 제조방법.

**【청구항 8】**

제 6 항에 있어서, 상기 제 2 기판 상에 복수개의 칼라필터 패턴들과, 블랙매트릭스와 공통전극을 형성하는 것을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.

**【청구항 9】**

제 6 항에 있어서, 상기 게이트 절연층을 형성하는 단계는,

상기 게이트 전극 및 스토리지 커패시터용 전극을 포함한 제 1 기판 상에 제 1 절연층을 형성하는 단계와,

상기 스토리지 커패시터용 전극의 상부면을 노출시키는 단계와,

상기 노출된 스토리지 커패시터용 전극 상부면을 포함한 제 1 절연층 상에 제 2 절연층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.

**【청구항 10】**

제 6 항에 있어서, 상기 게이트 절연층을 형성하는 단계는,

상기 게이트 전극 및 스토리지 커패시터용 전극을 포함한 전면에 절연층을 형성하는 단계와,

상기 스토리지 커패시터용 전극 상부의 절연층을 소정깊이로 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.

【청구항 11】

제 9 항에 있어서, 상기 제 2 절연층은  $100\text{\AA} \sim 4000\text{\AA}$  범위의 두께로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.


【청구항 12】

제 10 항에 있어서, 상기 스토리지 커패시터용 전극 상부의 절연층은  $4000\text{\AA}$  이하가 되도록 식각 속도를 조절하는 것을 특징으로 하는 액정표시장치 제조방법.




【도면】


【도 1】




【도 2】




【도 3】




【도 4】




【도 5a】




【도 5b】




【도 5c】




【도 5d】




【図 6】




【図 7a】



【図 7b】



【図 7c】



【도 7d】

